安全保障技術研究推進制度　令和５年度採択大規模研究課題　中間評価結果

1.　評価対象研究課題

（１）研究課題名：超高耐圧α型酸化ガリウムパワー半導体の高度化のための基礎研究

（２）研究代表者：株式会社ＦＬＯＳＦＩＡ　四戸　孝

（３）研究期間　：令和５年度～令和９年度（予定）

2.　中間評価の実施概要

日時　　：令和７年１２月１日

場所　　：ＴＫＰ新橋カンファレンスセンター

評価委員：未来工学研究所　理事長、上席研究員

東京大学　名誉教授

平澤　泠（委員長）

筑波大学　数理物質系　物理工学域　教授

岩室　憲幸

東京農工大学　名誉教授

宇野　亨

情報通信研究機構　主席研究員

門脇　直人

産業技術総合研究所　サイバーフィジカルセキュリティ研究部門

副研究部門長

川村　信一

慶應義塾大学　名誉教授

笹瀬　巌

東京工業大学（現　東京科学大学）名誉教授

蜂屋　弘之

元　東海大学　教授

森本　雅之

大阪大学　名誉教授、招へい教授

渡邊　尚

（委員長以外は五十音順・敬称略）

3. 研究の進捗状況

研究の概要

超高耐圧α型酸化ガリウムパワー半導体の実現に向けて、これまでに先行研究で蓄積したHVPE[*1]成膜技術、デバイス作製技術を高度化して、厚膜エピの結晶欠陥[*2]低減による移動度[*3]向上、高耐圧大電流パワーデバイス試作に取り組み、耐圧[*4]10kV級MOSFETで100A動作実証することを目指す。

進捗状況

実施項目①「厚膜エピの結晶欠陥低減」は、先行研究等で開発した既存技術（選択成長(ELO[*5])、低温高速成長、および厚膜成長）をリファインのうえで組合せ、部分的ではあるが10^6 cm^{-2}台の転位[*6]密度を実現し、中間目標を達成した。

実施項目②「1.7kV級デバイス実証」は、耐圧構造TEG[*7]（JBS[*8]構造）で耐圧1.7kVを実証、横型MOSでMOS構造の設計・材料・プロセス条件を検討、完全縦型トレンチゲート[*10]MOSFET[*11]（耐圧構造なし）で最大19.9Aの通電を確認した。耐圧構造を組み込んだ完全縦型トレンチゲートMOSFETの試作・評価を進めており、中間目標を達成する見込み。

実施項目③「10kV級デバイス実証」は、耐圧構造TEG（JBS構造）で耐圧3kV以上を実証、耐圧10kV相当の厚さ45μmのn^-層をもつ厚膜SBDを試作して動作を実証した。実施項目②で開発している1.7kV級MOSFET構造を、耐圧10kV級相当の厚膜エピに形成することにより、耐圧10kV級のMOSFETの動作確認を行い、中間目標を達成する見込み。

4. 中間評価の評点

A　進捗は順調であり、研究計画に沿って進めてよい。

5. 総合コメント

高耐電圧素材であるα型酸化ガリウムを用いトレンチゲート型MOSFET型構造を採用することにより、従来極めて困難とされていた素材特性を生かした素子開発を目指している。中間目標を達成したことは高く評価する。基礎研究の段階としては、PoC（概念実証）を十分達成することが期待される。

進捗はほぼ順調であり、研究計画に沿って進めてよい。最終目標に至るまでにはさらに多くの技術開発が必要であるが、その実現を目指して取り組んでいただきたい。また、将来の実装に向けて、基礎物性だけでなく、ユーザの観点からの課題についても抽出し、検討いただきたい。

6. 主な個別コメント

- 設定した最終目標の達成に向けて、課題を明確にしながら進めている。
- 単一デバイスで、14.3A の電流値が得られ、採択条件を達成している。部分的ではあるが転位密度目標値を達成し、耐圧構造 TEG（JBS 構造）で耐圧 1.7kV を実証するなど、順調に研究開発が進捗している。最終目標達成の可能性は高い。
- 中間報告において、単一デバイスで 10A 以上が得られることが継続条件であったが、その目標はクリアしている。研究も順調に進んでいるようなので、研究を継続してもよいと思われる。
- 中間評価時の達成目標は達成しており、そこから最終目標に至る課題も自覚している。最終目標達成の可能性はあるので、このまま研究を推進していただきたい。
- 中間段階で設定された目標値をほぼ達成している。また、今後最終目標を達成できる見込みがあり、良好な状況である。

---

*1 HVPE 法：ハライド気相成長法（Halide Vapor Phase Epitaxy 法）、結晶成長方法のひとつ。
*2 結晶欠陥：物質の結晶構造における原子の規則的な配列が乱れたもの。
*3 移動度：電子が物質の中でどれだけ移動しやすいかを表す指標。
*4 耐圧：半導体素子が壊れない最大の電圧。
*5 ELO 法：選択成長法（Epitaxial Lateral Overgrowth）、転位密度を減らす結晶成長方法。
*6 転位：結晶欠陥の一種。結晶格子がずれ変形を起こしている部分と、正常な部分との境界が線状になっているもの。異種基板上に結晶成長すると高密度に発生する。
*7 TEG：Test Element Group の略で、ウェハ上に形成されたテストチップのこと。
*8 JBS：Junction Barrier Schottky Diode。p 型層を利用して損失を低減した SBD*9。
*9 SBD：Schottky Barrier Diode。金属と n 型半導体との接合をダイオードとして使用する。
*10 トレンチゲート：MOSFET の微細化と高集積化を可能にしてオン抵抗（半導体素子がオンしている時の抵抗）を低減する技術。ウェハの表面から溝（トレンチ）を掘り、ゲート電極を埋め込むことで、チャネル*12 を縦に配置する構造。
*11 MOSFET：金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor）。
*12 チャネル：ゲート電圧がしきい値電圧を超えると形成される領域で、チャネル内を流れる電子によって電流が流れる。